오늘은 Clock signal 의 skew 와 jitter 에 관해 다뤄보겠습니다. 회로를 design 할 때 skew 와 jitter 는 꼭 유의해서 관리해야하는 요소들입니다. 회로의 동작 주파수가 매우 느리다면 skew 와 jitter 에 큰 관심을 가지지 않아도 문제가 없을지 모르지만 주파수가 빨라질수록 회로의 동작에 큰 영향을 끼치죠. 처음에는 좀 헷갈리는 개념이지만 한 번 정리하고 넘어가면 헷갈리지 않을 겁니다. 그럼 먼저 skew 에 대해 다뤄보죠. 1. Skew in Clock signal skew 의 경우 회로 단에서 설계하는 반도체 설계자에게 꼭 알아야 하는 개념 중 하나입니다. 물론 verilog 를 통한 디지털 설계 시에도 skew 개념을 알면 큰 도움이 돼죠. Skew 는 일반적으로..
