코리안 라자비

이번엔 digital circuit 에서 가장 중요한 회로 요소 들인 latch 와 flip-flop 에 대해 다뤄보겠습니다. 0과 1의 신호만 존재하는 digital 회로에서 synchronize 해서 신호를 보내는 것은 정말 중요합니다. 이 때 sync 의 기준이 되는 것은 clk 신호이고 이 clk 신호는 보통 latch 나 flip-flop 을 이용해 signal 을 synchronize 시키죠. 먼저 latch 부터 보겠습니다. Latch 는 다들 알다시피 level -triggered 회로 입니다. clk 신호가 0 인지 혹은 1인지에 따라서 현재 신호를 저장할지, 아니면 신호를 무시할지를 결정하죠. 가장 기본적이면서도 많이 쓰이는 회로가 바로 위에 보이는 회로입니다. 2개의 transmiss..

일반적으로 digital 설계를 하다 보면 margin 에 대한 분석을 많이 하게 됩니다. Margin 분석은 Latch 내에서 clock 과 data 간의 margin 을 분석하는 경우도 있고 특정 로직 게이트 내에서 signal 간의 선행 관계에 대한 margin 을 분석하는 경우도 있습니다. 오늘은 가장 일반적으로 분석하는 Latch 내에서의 setup hold margin 에 대해 알아보겠습니다. 먼저 Flip-flop 1개를 보면서 Data 와 Clock 간의 관계에 대해 보도록 하죠. 여기서 한 flip-flop 이 있고 Data input 과 Clock 이 있습니다. Case A 와 Case B 에 대해 보죠. Case A 에서는 Data 가 1 을 유지하고 있을 때 clock 이 알맞게 t..