반응형

회로설계 2

MOSFET Layout effect - Well proximity 효과와 STI(Shallow Trench Isolation) 효과

오늘은 MOSFET의 설계에서 실제 반도체로 찍어졌을 때 고려해야하는 효과들에 대해 알아보겠습니다. 이러한 효과들은 회로 시뮬레이션 결과로는 나오지 않는 것들이기 때문에 꼭 알아내서 설계를 해야 미연에 문제들을 방지할 수 있습니다. 이러한 효과들을 무시하고 설계하고 레이아웃을 그리는 것은 지난 우리 선배들의 실수를 무시하고 똑같이 반복하겠다는(?) 매우 안 좋은 생각이지요 먼저 Well proximity effect 입니다. 실제로는 어떤 공정을 이용하는 지에 따라 well 과 oxide metal 을 만드는 순서가 다릅니다. Etch 와 Photo 의 순서는 실제로 어느 파운드리 공정을 이용하느냐에 따라 그 순서가 다르죠. 하지만 일반적으로 nwell 을 만들기 위해서는 nwell 을 만들기 위한 곳을..

회로 설계 기본 : Voltage divider simulation using LTspice

오늘은 회로의 가장 기본이 되는 Voltage divider 를 설계해보겠습니다. Voltage divider는 내용 자체는 전혀 어렵지 않은 단순히 저항을 2개 직렬 연결한 것입니다. LTspice를 처음 써보면 Hspice를 쓰던 분은 쉽게 적응할 수 있을지 몰라도 cadence사의 virtuoso를 사용하던 분들은 다소 UI에 적응하기 힘들 것입니다. 하지만 한 번 익숙해지면 쉬운 tool이므로 오늘은 같이 연습해보는 시간을 갖도록 하겠습니다. 완전 기본부터 가르쳐드리니 간단하게 따라할 수 있습니다. 먼저 LTspice 프로그램을 켜줍니다. 그러면 위에 보이는 것처럼 화백이 그린 듯한 배경이 나오는데 여기서 마우스 오른쪽 클릭을 해준 뒤 New schematic (Ctrl+N)을 클릭해줍니다. 이런..

반응형