MOSFET Layout effect - Well proximity 효과와 STI(Shallow Trench Isolation) 효과

오늘은 MOSFET의 설계에서 실제 반도체로 찍어졌을 때 고려해야하는 효과들에 대해 알아보겠습니다. 이러한 효과들은 회로 시뮬레이션 결과로는 나오지 않는 것들이기 때문에 꼭 알아내서 설계를 해야 미연에 문제들을 방지할 수 있습니다. 이러한 효과들을 무시하고 설계하고 레이아웃을 그리는 것은 지난 우리 선배들의 실수를 무시하고 똑같이 반복하겠다는(?) 매우 안 좋은 생각이지요

 

먼저 Well proximity effect 입니다. 실제로는 어떤 공정을 이용하는 지에 따라 well 과 oxide metal 을 만드는 순서가 다릅니다. Etch 와 Photo 의 순서는 실제로 어느 파운드리 공정을 이용하느냐에 따라 그 순서가 다르죠. 하지만 일반적으로 nwell 을 만들기 위해서는 nwell 을 만들기 위한 곳을 제외하고는 oxide를 쌓고 그 위에 phototresist를 올린 다음에 n-well을 implant 하게 됩니다.

이렇게 하면 photoresist가 없는 부분에 nwell이 implant 되게 됩니다. 하지만 이 nwell 광선이 위에서 정확히 90도로 쏴지는 것이 아닌 어느정도 비스듬하게 쏴지기 때문에 nwell 중앙 부분은 implant 가 고르게 된 반면에 양 옆 경계면에서는 균일하게 implant 되지 않습니다.

따라서 well 근처에 생성된 mosfet의 경우에는 그 특성이 균일하게 나오지 않게 됩니다. 반면에 nwell에서 거리가 멀어질수록 우리가 예상한 특성의 mosfet이 잘 나오게 되죠. 이 때문에 실제 mosfet을 설계할 때는 nwell을 mosfet 을 포함한 최소 면적으로 그리는 것이 아닌 충분한 거리를 두고 더 길게 연장해서 그려야 합니다.

 

다음으로는 STI. Shallow Trench Isolation에 대해서 알아보겠습니다. Shallow trench isolation은 일반적으로 MOSFET에서 생기는 leakage current 를 줄이기 위함입니다. 예전의 micron 공정에서 leakage current는 별로 문제가 없었으나 공정이 점점 미세해지면서 sub-micron 단위의 공정이 되면서 leakage current가 문제가 됩니다.

이렇게 MOSFET 근처에는 shallow trench 가 생기게 되는데요. 이 shallow trench 사이에 leakage current 가 생기게 됩니다. 이 leakage current 를 줄이기 위해서는 mosfet 양쪽에 dummy mosfet을 깔아주면 됩니다.

Dummy mosfet을 깔아주면 위와 같은 형태가 되겠죠. NMOS 의 경우에 gate와 Source를 ground로 이어주면 꺼져있는 dummy transistor 가 되게 됩니다. 이 형태를 회로로 그리면 아래와 같죠.

이런 식으로 transistor를 형성하게 되면 drain 과 source에서 생기는 leakage current를 더 줄일 수 있게 됩니다. 실제 회로 시뮬레이션 결과에서는 다른 tool을 사용하지 않는 이상 확인하기 어려운 효과이지만, 중요한 block 에서는 STI 효과를 위해 이렇게 mosfet 양 옆에 dummy transistor를 깔아주면 더 좋습니다.

 

이상입니다.