회로 내에는 무수히 많은 신호가 있습니다. 이러한 신호들은 metal layer 를 타고 이동하죠.따라서 회로 내에서는 수많은 metal layer 가 있고, 같은 layer 가 근처에 있게 된다면두 신호 간의 parasitic cap 이 커지게 됩니다.이러한 parasitic cap 때문에 바로 coupling 이 발생하고 이런 것들은 noise 로 보여 신호 품질을 저하시킵니다. 이러한 noise 는 중요한 signal 들 (ex. high frequency signal) 에 영향을 끼치고보통 ground 로 연결된 shielding line 으로 둘러싸 영향을 최소화합니다. 하지만 power 혹은 reference 전압 등의 중요한 dc 전압은 이러한 noise 보다 더 큰 장애물이 있습니다.바로 ..

오늘은 Transmission gate 에 대해 다뤄보겠습니다. Transmission gate 는 pass gate 라고도 불리며Digital circuit 설계에 가장 basic components 중 하나입니다.  0. MOSFET as a switch 일반적으로 MOSFET 은 digital 회로에서 switch 로 생각합니다.아래에서 NMOS 하나를 보도록 하죠NMOS 의 drain 을 IN, source 를 OUT 이라고 하고, Gate 에 가해지는 전압을 Vctrl 이라고 해봅시다.Vctrl 전압을 VDD 로 주면, OUT = VIN으로 VIN 전압을 따라가게 됩니다.반면에 Vctrl 전압을 VSS 로 주면, OUT node 는 floating 이 됩니다. (원래 전압을 유지하게 되죠.)이렇..

회로 그림을 그리거나 Block diagram 을 그리는 데 가장 유용한 tool 은 visio 입니다.하지만 라이센스를 갖고 있는 연구실이나 회사 환경을 제외하고대부분의 일반 컴퓨터에서는 visio 라이센스가 없는 경우가 많죠. 이 때 visio 를 대체 할 수 있는 유용한 사이트를 추천드리려 합니다.바로 draw.io 라는 사이트죠.아래에 링크 누르면 바로 들어갈 수 있습니다. https://app.diagrams.net/ Flowchart Maker & Online Diagram SoftwareFlowchart Maker and Online Diagram Software draw.io is free online diagram software. You can use it as a flowchart m..

Hspice 에서 AC simulation 을 하는 법에 대해 다뤄보겠습니다.AC simulation 은 회로의 frequency response 를 알 수 있는 상당히 강력한 도구입니다.특히 analog designer 는 잘 활용해야하는 tool 이죠.예제로 RC network 를 사용하여 LPF (Low Pass Filter) 를 만드는 simulation 을 다뤄보죠.  Hspice simulation - AC analysis of RC network위와 같은 resistor 와 cap network 에 대해 보겠습니다.R1과 R2는 모두 1k 옴의 저항이고 0.001uF 의 C1 이 R2 와 병렬로 달려있는 구조입니다.AC response 를 보기 위해 10V dc 전압과 1V 의 ac 전압을 ..

회로를 설계할 때 power 를 적게 소모하는 회로를 설계하는 것은 중요합니다.대부분의 FoM 에 power 가 들어가있고 실제 시스템에서 칩을 사용할 때도 power 를 너무 많이 쓰면온도가 높아져, 성능을 저하시키기 때문에 Low power 는 중요합니다. 오늘은 Low power 를 위한 technique 중 하나인 power gating 에 대해 다뤄보겠습니다.  Power gating 이란? 일반적으로 아날로그 블락들은 input 이 들어오는 앞단에만 동작하는데요.오랫동안 input 이 들어오지 않는 상황에서도 amp 들은 current 를 흘리게 됩니다.이 때문에 power 소모가 항상 있게 되고 이로 인해 power performance 가 저하됩니다.Power gating 이란 특정 blo..

Hspice 로는 transient, ac, dc anlaysis 등을 simulation 할 수 있습니다.기존에 transient simulation 을 하는 법을 간단하게 다뤄보았습니다.Hspice 로 DC analysis 를 하는 법에 대해 다뤄보겠습니다. Hspice simulation - DC analysis of an inverter 가장 간단한 위와 같은 inverter 의 DC anlaysis 를 해봅시다.nmos 인 M1, pmos 인 M2 그리고 input voltage 와 0.75pF 의 load cap 으로 이루어진 회로입니다.위와 같은 회로를 simulation 하기 위한 input sp 는 아래와 같습니다. m1 out in vcc vcc pch l=1u w=20um2 out i..

Analog amplifier 를 만들 때 많이 사용하는 기술 중 하나가 바로 folded cascode 입니다.오늘은 folded cascode 의 개념과 장단점에 대해 다뤄보겠습니다.  일반적인 CS stage 와 CG stage Amplifier 를 설계할 때  용도에 따라서 gain 이나 output resistance 를 다르게 설계합니다.이에 따라 Common source stage 와 Common gate stage 등을 활용하게 됩니다.Folded cascode 는 위의 CS, CG stage 에 변형을 가하는 scheme 입니다.   Folded cascode 의 개념 Fold 의 뜻을 사전에 검색해보면 접다 라는 뜻으로 나오는데요.문자 그대로 CS, CG stage 를 접어서 사용하는 ..

NMOS 소자와 PMOS 소자의 특징과 간단한 비교를 해보겠습니다.NMOS 와 PMOS 각각은 간단한 개념이지만 실제 설계를 하다보면 각 특징을 잘 파악하고용도에 맞게 사용하는 것이 중요하죠.  먼저 NMOS 와 PMOS 의 symbol 입니다.NMOS 는 Drain 쪽에 더 높은 전압이PMOS 는 Source 쪽에 더 높은 전압이 걸리는 구조이죠.PMOS 와 NMOS 모두 Gate 와 Source 에 걸리는 전압이 Vth 보다 커야 turn on 되는 방식입니다.하지만 Vth 의 부호가 다르게 되어 서로 용도가 달라지게 됩니다. 일반적으로 NMOS 는 cap 에 저장되어 있는 전압을 빼내는데 유리합니다. (실제로는 전하)VDD 로 전압이 충전돼 있는 cap 에 NMOS 를 연결하고 source 에 VS..

회로 설계할 때 power 를 줄이는 것은 매우 중요합니다.아날로그 회로이든 디지털 회로이든 대부분 clock signal 이 존재하는데요.오늘은 power 줄이는 방법 중 clock gating 에 대해 알아보겠습니다.  시스템 Clock Tree 회로는 외부에서 CLK 을 공급받아 이를 amplify 시킨 후 chip 내부에서 사용하게 됩니다.대부분 synchronized system 을 사용하기 때문에 이 clk 을 여러개 block 으로 보내서 사용하는데요.이러한 모양이 마치 뻗어나온 가지 같다고 하여 Clock tree 라고 표현합니다.  각기 다른 timing 에 동작하는 Block 이러한 clock tree 는 chip 이 크면 클수록 더 멀리 뻗어져 나가고 커지게 되는데요.High-spee..

Hspice simulation 은 몇 번 하다보면 금방 익숙해지게 됩니다.하지만 워낙 기능이 많은 tool 이라 새로운 기능을 사용하기 위해서는 manual 을 찾아봐야 합니다.인터넷에 배포되어 있는 Hspice manual 중 하나를 블로그에 올리겠습니다.해당 manual 에는 Input netlist guideline, Passive element 와 Voltage source 등을 어떻게 사용해야하는 지 등이 포함되어 있습니다. 문제가 될 시 삭제하겠으며, 보다 더 정확하고 최신 manual 은 Hspice 홈페이지에 있습니다.