회로 내에는 무수히 많은 신호가 있습니다. 이러한 신호들은 metal layer 를 타고 이동하죠.
따라서 회로 내에서는 수많은 metal layer 가 있고, 같은 layer 가 근처에 있게 된다면
두 신호 간의 parasitic cap 이 커지게 됩니다.
이러한 parasitic cap 때문에 바로 coupling 이 발생하고 이런 것들은 noise 로 보여 신호 품질을 저하시킵니다.
이러한 noise 는 중요한 signal 들 (ex. high frequency signal) 에 영향을 끼치고
보통 ground 로 연결된 shielding line 으로 둘러싸 영향을 최소화합니다.
하지만 power 혹은 reference 전압 등의 중요한 dc 전압은 이러한 noise 보다 더 큰 장애물이 있습니다.
바로 흘려야 되는 전류의 양이죠.
일반적으로 power 는 외부에서 chip 안으로 공급되기 때문에 ideal 한 power 가 아닙니다.
예를 들어 digital 신호를 drive 하는 power 는 무수히 많은 toggle 을 감당하기 때문에 ground 에 noise 가 많고 심하게는 power level 자체가 출렁거릴 수 있죠.
이러한 dc 전압의 품질을 유지시키기 위해 필요한 것이 바로 decoupling cap 입니다.
위와 같이 on chip 의 어떤 신호를 buffer 를 사용해 output cap 을 drive 한다고 해봅시다. 이러한 off-chip cap 들은 일반적으로 cap 크기가 엄청 크죠. 30pF 의 off-chip cap 을 drive 해야 한다면,
Buffer 의 driving 능력도 엄청 좋아야 할 뿐만 아니라, Buffer 에 전류를 공급하는 power 또한 단단해야합니다.
따라서 VDD 와 VSS 사이에 엄청나게 큰 decoupling cap 을 달아주게 됩니다.
이렇게 decoupling cap 을 달아주면 VDD 가 큰 전류를 흘려주게 되어도 안전하게 전압 level 을 유지할 수 있습니다.
'반도체 > 전자공학 심화' 카테고리의 다른 글
Circuit technique - Power gating (0) | 2025.01.06 |
---|---|
Circuit technique - Clock gating (0) | 2024.12.23 |
Current biasing : Current mirror 원리와 사용 이유 (0) | 2024.10.02 |
LFSR 의 개념과 원리 (Linear Feedback Shift Register) (0) | 2024.09.23 |
Coupling noise : Positive & Negative coupling 과 Signal shielding (0) | 2024.09.09 |