아날로그 유닛 하면 가장 중요한 블락 중 하나인 LDO에 대해 다뤄보겠습니다.
LDO regulator 란 Low DropOut의 줄임말로, 말 그대로 낮은 입출력 전위차에도 동작하는 레귤레이터입니다. 일반적으로 회로 내에서는 여러 가지 타입의 supply 전압이 필요한데 필요한 전압을 전부 외부에서 공급해줄 수 없다보니 내부에서 필요한 supply voltage를 만들기 위한 회로입니다.
예를 들어, 5V의 supply 전압이 필요한 IC 칩이 있다고 가정해봅시다. 하지만 칩 내부에는 3V의 전원을 필요로 하는 회로가 있습니다. 이 때 우리는 외부에서 3V의 전압을 직접 공급해줄 수도 있지만, 그렇게 하면 3V 전원 공급을 위한 또 다른 pad가 필요하기 때문에 비효율적입니다. 따라서 내부에서 5V를 이용해 3V 전압을 만들어 필요한 회로에 공급해주는 것이 바로 이 LDO 죠.
일반적인 LDO regulator의 생김새는 위와 같습니다. LDO 는 크게 Pass transistor와 Error amplifier로 이루어지게 됩니다. 상대적으로 간단한 생김새죠? Vref 가 Amplifier의 input으로 꽂히고 output이 pass transistor에 꽂히게 됩니다. 이렇게 되면 pass transistor에서 gate input에서 Vout까지 voltage drop이 일어나게 됩니다. 이 Vout이 Error amplifier의 input에 꽂히게 되죠. 동작 원리를 간단히 설명드리면 amplifier와 pass transistor로 생긴 loop이 negative feedback이 형성되도록 하면 Vout이 Vref를 따라가 원하는 reference 전압에 해당하는 supply 전압을 만들 수 있습니다. 따라서 중요한 것 중 하나가 pass transistor를 NMOS로 쓰냐, PMOS로 쓰냐에 따라서 amplifier의 input단을 바꿔줘야 하죠.
Amplifier를 얼마나 잘 설계하냐가 LDO 에 있어서 가장 큰 관건입니다. 일반적으로 LDO의 reference 전압과 Vout의 전압을 같게 하려면 Amplifier의 gain이 매우 커야 하죠. 하지만 Amplifier의 설계를 다루는 글이 아니다 보니 그 부분은 넘어가도록 하죠. 오늘은 Pass transistor를 NMOS로 쓰냐, PMOS로 쓰냐의 차이점에 대해 다뤄보겠습니다.
먼저 NMOS를 pass transistor로 사용하는 LDO 를 보겠습니다. NMOS LDO는 negative loop을 꾸미기 위해 Vref를 amplifier의 plus input에 넣어주는 걸 볼 수 있습니다. NMOS 의 경우에는 보통 PMOS 보다 mobility 가 좋기 때문에 같은 면적에서 훨씬 Ron이 작게 됩니다. 따라서 일반적으로 더 높은 Voltage out을 만들어내기 쉽습니다. 또한 Vout이 nmos의 source에 위치하기 때문에 출력 impedance가 1/gm으로 작은 것을 볼 수 있습니다. Vout단의 출력 임피던스가 작기 때문에 dominant pole 이 형성되지 않습니다. 따라서 NMOS LDO의 경우 pass transistor의 gate에만 dominant pole이 생겨 1-pole system이라 stable 합니다. 단점으로 볼 수 있는 건 Low drop out을 위해 Error amp의 output 전압이 상대적으로 높아야 하는데 이를 위해 Error amp 의 supply voltage를 Charge pump 등으로 펌핑시켜서 공급해줘야 합니다.
PMOS를 pass transistor로 사용하는 경우 negative loop을 꾸미기 위해 Vref를 amplifier의 minus input에 넣어야 합니다. 또한 PMOS ldo 의 경우 Vout 이 PMOS 의 drain에 꽂혀 있기 때문에 high impedance입니다. 따라서 2-pole system 이기 때문에 load 조건에 따라 발진할 가능성이 있습니다. Load cap 과 phase plot을 보고 stable 한 system을 만들기 위해 신경 써야하죠. 하지만 NMOS를 pass transistor로 쓴 경우와는 다르게 pass transistor의 gate input이 Supply voltage보다 더 작아도 됩니다. 따라서 설계하기가 더 쉽죠. Error amp의 경우에도 별도의 charge pump 없이 같은 supply voltage를 가지고도 충분히 설계가 가능합니다.
NMOS와 PMOS 를 pass transistor로 LDO를 설계할 수 있지만 설계 난이도 때문에 보통 PMOS를 pass transistor로 사용한 설계가 많이 이뤄집니다.
'반도체 > 전자공학 심화' 카테고리의 다른 글
MOSFET Layout effect - Well proximity 효과와 STI(Shallow Trench Isolation) 효과 (1) | 2023.05.28 |
---|---|
[디지털 회로]Inverter sizing : Fan-out & Buffer topology (1) | 2023.05.08 |
Substrate Latch-up : Latch-up의 의미와 없애기 위한 방법&해결법 (0) | 2023.04.19 |
Antenna effect의 의미 : p-n junction, diode, decoupling cap (0) | 2023.04.16 |
Tripple well, Deep nwell - Substrate 분리. Deep nwell에 psub 박는 이유 (0) | 2022.12.17 |