오늘은 디지털 회로에서 signaling 을 어떻게 더 좋게 할 수 있는지에 대해 다뤄보겠습니다. 회로에서는 아날로그 회로인지, 디지털 회로인지에 상관없이 signal 을 망가지지 않고 얼마나 잘 전달하는지가 정말 중요합니다. 이는 첨단공정이 점점 더 작아지고 있고, 회로의 speed 가 점점 더 빨라지면서 중요성이 날로 증가하고 있죠.
먼저 coupling noise 에 대해 알아봅시다. 회로에서 여러 driver 가 위와 같이 위치해있다고 생각해봅시다. 여러 개의 signal 이 각각 buffer line 을 타고 receiver로 이동하죠. 이 때 signal 이 전달되는 metal line 에는 parasitic 저항과 parasitic cap 이 존재하게 됩니다. 이 때 생기는 parasitic cap 에 의해 주변에서 signal 이 toggle 하는 것에 의해 의도한 signal 이 흔들리게 됩니다. 이를 coupling nosie 라고 하죠.
이러한 coupling noise 에서 영향을 받는 signal 을 victim , 영향을 주는 signal 을 aggressor 라고 부릅니다. Coupling cap 에 의해 signal noise 가 생기므로 당연히 coupling cap 이 커질수록 이 coupling noise 가 커지게 되죠.
위와 같이 10fF 의 coupling cap 이 존재하는 Victim / Agressor 와 50fF 의 coupling cap 이 존재하는 Victim / Agressor 가 있다고 가정해봅시다. Agressor 가 똑같이 toggle 했을 때 어느 victim 이 더 영향을 많이 받을까요. Coupling cap 이 크면 클수록 두 signal 간 영향이 커지게 됩니다. 따라서 중요한 signal 의 경우 주변 signal 과 coupling cap 을 크게 갖고 가지 않도록 잘 관리해야 합니다. 같은 맥락으로 parsitic 저항 또한 작게 갖고갈수록 RC 가 작아 coupling noise 가 줄어들게 됩니다. 위와 같은 이유로 중요한 signal 들이 block 에서 block 으로 멀리 날라가는 경우, coupling noise 를 적게 하기 위해 parasitic resistance 가 작은 high metal 로 signaling 하게 됩니다.
또 signal coupling 을 다룰 때 중요한 개념이 있습니다. 바로 positive coupling 이냐, negative coupling 이냐죠. Agressor 과 Victim 과 같은 위상을 갖는지, 혹은 반대 위상을 갖는지가 중요합니다. 둘의 위상이 겹칠리가 없다! 이러면 사실 coupling noise 가 조금 있어도 어느정도 감수하고 설계를 진행할 수 있습니다. 하지만 위상이 겹치게 되면 둘이 같은 방향으로 toggle 하는지, 반대 방향으로 toggle 하는지에 따라 다르게 영향을 받습니다. 위의 그림을 보면, postiive coupling 의 경우 signal 이 원래 toggle 하는 방향과 같은 방향으로 coupling noise 가 생겨 signal 이 noise 가 없을 때보다 더 빨리 뜨게 됩니다. 하지만 negative coupling 이 생기는 경우 victim 에 반대 방향으로 coupling noise 가 생겨 signal 이 더 느리게 뜨게 되죠. 따라서 이러한 coupling noise 는 positive & negative skew 를 둘 다 일으킬 수 있습니다.
따라서 이를 해결하기 가장 쉬운 방법이 바로 shielding line 을 넣는 것입니다. Victim 의 주변에 shielding line 을 깔고 이를 vss, 즉 ground 에 short 시키면 됩니다. 이렇게 되면 Agressor 는 victim 이 아니라 vss 에 coupling cap 을 갖게되고, victim 또한 agressor 가 아닌 shielding line 과 coupling cap 을 갖게 됩니다. VSS 는 ground line 이기 때문에 toggle 하는 경우가 없고, 아주 작은 ground noise 만 갖고 있기 때문에 victim line 에 큰 영향을 못 끼칩니다. 따라서 이렇게 하면 원하는 signal 을 잘 보호할 수 있죠. 이상입니다.
'반도체 > 전자공학 심화' 카테고리의 다른 글
Current biasing : Current mirror 원리와 사용 이유 (0) | 2024.10.02 |
---|---|
LFSR 의 개념과 원리 (Linear Feedback Shift Register) (0) | 2024.09.23 |
Latch, Flip-flop 회로와 TSPC(True single phase clock) 회로 (0) | 2024.09.07 |
회로에서의 Look up table (LUT) 의 의미와 사용하는 이유 (0) | 2024.08.30 |
Voltage Controlled Oscillator(VCO) 의 개념 및 동작원리 (0) | 2024.06.19 |