우리가 전자회로에서 흔히 배우는 mosfet을 이용한 회로 design은 모두 sub-micron design 입니다. 회로 시뮬레이션을 돌려서 layout을 그리고 이것을 가지고 MTO(Mask Tape-out)을 나가 실물 칩을 받게 되죠. 실제 이렇게 설계된 칩을 측정하기 위해서는 일반적으로 PCB를 그려 PCB에 칩을 올려 여러 측정기기 등을 이용해 원하는 동작을 하는지 측정하게 됩니다.
위에서 보이는 초록색 기판이 바로 PCB입니다. PCB는 Printed Circuit-board 의 약자로 우리가 원하는 cap, amplifier, resistor 등 다양한 수동과 능동 소자에 해당하는 mask와 mask 들을 이어주는 전기적 선로를 그려 설계한 칩이 원활한 동작을 하도록 만들어주는 board 이죠. 여기서 우리가 열심히 피땀흘려 설계한 칩은 검정색 부분이라고 볼 수 있습니다. 대부분의 경우 직접 설계한 칩은 저거보다 훨씬 작을테지만 말이죠. 그렇다면 우리가 설계한 칩과 PCB는 어떻게 서로 상호작용을 할까요?
그것은 바로 bonding pad와 bonding wire를 이용해서입니다.
설계한 칩이 원하는 동작을 하는지 알기 위해서는 컴퓨터 시뮬레이션이 아닌, 실제 측정 기기를 이용하여 원하는 전기적 신호를 얻을 수 있어야합니다. 이를 위해 설계자는 우리가 원하는 Output 신호를 내는 곳에서 쭈우욱 metal line을 길게 뽑아 bonding pad에 연결하죠! 그리고 이 넓지막한 bonding pad 에 bonding wire를 납땜해 PCB의 metal line을 따라 SMA 소자 등을 이용해 측정기기를 연결해줍니다. 이렇게 원하는 AC 신호 혹은 DC 신호를 측정할 수 있죠
(여기서 RF 신호를 측정하기 위해서는 GSG pad 와 더 비싼 측정기기를 사용하기도 합니다)
이 bonding pad에 발생할 수 있는 문제가 ESD 문제인데요. ESD란 정전기랑 비슷한 원리로 손에 쌓여있는 전하들이 칩과의 접촉을 통해 I/O pad 를 통해 급격하게 IC 칩으로 전하가 타고 들어가는 현상입니다. 우리가 설계한 칩들은 대부분 연약하기 때문에 이러한 막대한 양의 전하가 칩으로 한꺼번에 들어가게 된다면, 여러 active 소자에 손상이 가 특성이 바뀔 수도, 혹은 Metal line이 너무 많은 전하를 감당하지 못해 끊어질 수도 있습니다. 힘들게 만든 칩이, 그리고 또 잘 측정되고 있는 칩이 갑작스런 ESD 때문에 터져버린다면 너무나도 안되겠죠. 이를 위해 우리는 bonding pad 근처에 Diode를 이용해 ESD protection을 해주게 됩니다.
아주 간단한 ESD protection 방법입니다. Bonding pad 가 어떤 gate input으로 들어가기 전에 VDD와 VSS에 다이오드를 넣어주는 것이죠! 다이오드는 Anode 전압이 Cathode 보다 커지면 Short이 되는 소자로, 위 경우에는 Bonding pad의 전압이 VDD보다 커지면, VDD로 short이 되고 반대로 VSS보다 작아지면 VSS로 short이 되게 됩니다.
이렇게 되면 Supply voltage 와 Ground 사이에서 정상 동작을 하도록 설계된 Mosfet이 VDD보다 높은 전압 혹은 VSS보다 낮은 전압을 경험할 수 없게 되는거죠 (VDD보다 높은 전압이 들어오게 되면 VDD로 short이 되는데 Bonding pad에서 들어오는 양전하는 Bonding pad에 달린 mosfet은 터트려버릴 정도로 강력하지만, VDD에 연결된 수많은 power cap을 VDD보다 높은 전압으로 끌어올릴 힘이 안 되기 때문이죠! VSS는 반대로 마찬가지!) 따라서 Mosfet 은 엔간한 정전기에도 잘 대응할 수 있게 됩니다.
따라서 우리는 칩을 설계할 때 이렇게 I/O pad 에 각각 diode를 삽입하여 VDD와 VSS에 언제든 short path를 만들어 주어 IC 칩을 보호해주게 됩니다.
'반도체 > 전자공학 심화' 카테고리의 다른 글
Antenna effect의 의미 : p-n junction, diode, decoupling cap (0) | 2023.04.16 |
---|---|
Tripple well, Deep nwell - Substrate 분리. Deep nwell에 psub 박는 이유 (0) | 2022.12.17 |
회로 Single-ended vs Differential (0) | 2022.09.16 |
SPICE & ADE Simulation : Generating netlist / hspice 명령어(pulse, pwl) (0) | 2022.09.13 |
Design consideration & Challenge (0) | 2022.09.12 |