오늘은 Clock signal 의 skew 와 jitter 에 관해 다뤄보겠습니다. 회로를 design 할 때 skew 와 jitter 는 꼭 유의해서 관리해야하는 요소들입니다. 회로의 동작 주파수가 매우 느리다면 skew 와 jitter 에 큰 관심을 가지지 않아도 문제가 없을지 모르지만 주파수가 빨라질수록 회로의 동작에 큰 영향을 끼치죠. 처음에는 좀 헷갈리는 개념이지만 한 번 정리하고 넘어가면 헷갈리지 않을 겁니다. 그럼 먼저 skew 에 대해 다뤄보죠. 1. Skew in Clock signal skew 의 경우 회로 단에서 설계하는 반도체 설계자에게 꼭 알아야 하는 개념 중 하나입니다. 물론 verilog 를 통한 디지털 설계 시에도 skew 개념을 알면 큰 도움이 돼죠. Skew 는 일반적으로..

일반적으로 digital 설계를 하다 보면 margin 에 대한 분석을 많이 하게 됩니다. Margin 분석은 Latch 내에서 clock 과 data 간의 margin 을 분석하는 경우도 있고 특정 로직 게이트 내에서 signal 간의 선행 관계에 대한 margin 을 분석하는 경우도 있습니다. 오늘은 가장 일반적으로 분석하는 Latch 내에서의 setup hold margin 에 대해 알아보겠습니다. 먼저 Flip-flop 1개를 보면서 Data 와 Clock 간의 관계에 대해 보도록 하죠. 여기서 한 flip-flop 이 있고 Data input 과 Clock 이 있습니다. Case A 와 Case B 에 대해 보죠. Case A 에서는 Data 가 1 을 유지하고 있을 때 clock 이 알맞게 t..

반도체 설계 파트 중 아날로그 설계, 아날로그 설계의 꽃 중 하나인 ADC 에 대해 다뤄보려 합니다. 워낙 깊이 있는 분야이기도 하고 저보다 더 깊은 지식을 갖는 분도 많겠지만, 설계 초보자가 중수 단계로 올라가는데 도움이 되지 않을까 하고 한 글자, 두 글자 꾸준히 써보도록 하겠습니다. 글을 쓰는데 참고한 전공 책은 그 전에 언급한 책들에 Razavi 가 쓴 'Principless of Data Conversion System Design' 입니다. ADC type : Flash, Pipeline, SAR 해당 글을 읽는 분들은 ADC 의 기본 동작에 대한 기본적인 지식을 갖고 계신다고 가정하고 3가지 가장 정석의 ADC 종류에 대해 다뤄보겠습니다. 바로 Flash, Pipeline, SAR 세가지 입..

ADC 뿐만 아니라 많은 circuit 에서 중요한 것 중 하나가 바로 이 comparator 입니다. Comparator 는 amplifier, pll, ldo 등과 더불어 가장 많이 설계되고 사용되는 block 중 하나이죠. 이 글은 comparator 를 많이 설계해보신 분들을 위한 글이 아니라, 이제 막 comparator 를 설계하려 하는 걸음마를 뗀 분들을 위한 글입니다. 별거 아닐 수도 있지만 처음에 접하면 많이 헷갈릴 수 있는 부분이기에 정리해두려 합니다. Comparator 에는 크게 2가지 type 이 있습니다. 일반적으로 이렇게 분류하는 책이 많지 않은 걸로 아는데, 그렇기에 초반에 잘못 생각하면 헷갈리기 쉽습니다. 1번째 type 으로는 Continuous-time comparato..

오늘은 hspice 에서 corner simulation 을 돌리는 법을 알아보겠습니다. Alter 구문을 이용해 corner 와 pvt 를 sweep 하는 방법입니다. Alter 를 사용하면 똑같은 조건을 그대로 복사한 채 한 가지 조건만을 바꾼 여러개의 simulation 파일을 만들 필요 없이 단 한 파일로 한 개의 변수를 sweep 해 시뮬레이션을 돌릴 수 있습니다. alter 구문을 이용해 변수를 바꾸는 방법 먼저 alter를 이용해 corner simulation 을 돌리는 방법을 알기 전에, alter 구문이 원래 쓰이는 방식을 알아보겠습니다. 위는 alter 를 이용한 간단한 hspice simulation 파일입니다. Load capacitor 의 크기에 따른 inverter 의 파형을 ..

Comparator 는 amplifier 와 함께 가장 PVT에 민감한 analog block 중 하나입니다. Process, Voltage, Temeprature 뿐만 아니라 Layout effect 등 여러 요인에 의해 offset 이 생기죠. 특히나 이 comparator는 일반적으로 analog signal을 digital signal 로 변환할 때 쓰이기 때문에 이 offset 이 더 critical 합니다. 일반적으로 먼 거리로 signal 을 전송할 때 우리는 noise에 더 immune 한 digital signal 로 변환하여 전송합니다. analog signal 은 약간의 noise 만 끼어도 그 영향을 무시할 수 있지만, digital signal 은 DSP 기술을 사용해서 일정 수준..

Amp 를 설계한다거나 혹은 Comparator 를 설계하게 되면 꼭 돌려야 하는 simulation 중 하나가 바로 monte carlo simulation 입니다. 일반적인 digital logic 설계 시에는 안 돌려도 문제가 발생하지 않을 가능성이 높지만, Amp 와 Comparator에서 monte-carlo simulation 을 돌리지 않겠다는 것은 설계한 회로에서 발생할 수 있는 offset voltage, mismatch 등을 고려하지 않고 운에 맡기겠다!! 라는 뜻이니까요. 먼저 Monte carlo simulation 에 대한 간단한 정의에 대해 알아보겠습니다. Monte-carlo simulation 은 불확실한 event 에 대해 나올 수 있는 결과를 알아보는 수학적인 테크닉입니다..

원하는 목적과 스펙에 맞게 회로 schematic 을 꾸미고 시뮬레이션을 하면 꽤나 어렵지 않게 스펙을 맞출 수 있습니다. 하지만 우리가 원하는 것은 컴퓨터나 리눅스 버츄어소 창에서의 시뮬레이션 결과가 아닌 실제 회로를 그리고 fab out 되어 나온 실물 칩에서 나온 전기적 신호입니다. 그렇기 때문에 단순 시뮬레이션 상에서 고려하기 힘든 여러가지 physical effect 를 고려해야합니다. 그 중 오늘은 Crosstalk 와 Ground bounce 에 대해 알아보겠습니다. Physical effect : Crosstalk 먼저 Crosstalk 에 대해 보죠. Crosstalk 는 사실 많은 분들이 익숙한 개념은 아닙니다. 이 용어가 익숙하신 분들은 High-speed 회로를 다룬다던가, Wire..

오늘은 MOSFET의 설계에서 실제 반도체로 찍어졌을 때 고려해야하는 효과들에 대해 알아보겠습니다. 이러한 효과들은 회로 시뮬레이션 결과로는 나오지 않는 것들이기 때문에 꼭 알아내서 설계를 해야 미연에 문제들을 방지할 수 있습니다. 이러한 효과들을 무시하고 설계하고 레이아웃을 그리는 것은 지난 우리 선배들의 실수를 무시하고 똑같이 반복하겠다는(?) 매우 안 좋은 생각이지요 먼저 Well proximity effect 입니다. 실제로는 어떤 공정을 이용하는 지에 따라 well 과 oxide metal 을 만드는 순서가 다릅니다. Etch 와 Photo 의 순서는 실제로 어느 파운드리 공정을 이용하느냐에 따라 그 순서가 다르죠. 하지만 일반적으로 nwell 을 만들기 위해서는 nwell 을 만들기 위한 곳을..

Inverter 를 설계함에 있어서 inverter size를 어느정도로 해야할지에 대해 고민해본 적이 있을 겁니다. 보통 간단한 inverter simulation을 그려 시뮬레이션을 하게 되면 load cap 을 얼마를 달으냐에 따라 inverter 의 speed 와 switching power가 달라지는 것을 관찰할 수 있을 것입니다. 여기서 우리는 inverter 를 설계할 때 speed를 중점적으로 볼 것인지 아니면 switching power 를 중점적으로 볼 것인지 생각해볼 수 있습니다. 일반적으로 inverter switching power의 경우에는 load cap을 logical 0에서 logical 1로 충전하는 데 필요한 power 입니다. 여기서는 0V 에서 VDD 까지 충전하는 ..