오늘은 MOSFET의 설계에서 실제 반도체로 찍어졌을 때 고려해야하는 효과들에 대해 알아보겠습니다. 이러한 효과들은 회로 시뮬레이션 결과로는 나오지 않는 것들이기 때문에 꼭 알아내서 설계를 해야 미연에 문제들을 방지할 수 있습니다. 이러한 효과들을 무시하고 설계하고 레이아웃을 그리는 것은 지난 우리 선배들의 실수를 무시하고 똑같이 반복하겠다는(?) 매우 안 좋은 생각이지요 먼저 Well proximity effect 입니다. 실제로는 어떤 공정을 이용하는 지에 따라 well 과 oxide metal 을 만드는 순서가 다릅니다. Etch 와 Photo 의 순서는 실제로 어느 파운드리 공정을 이용하느냐에 따라 그 순서가 다르죠. 하지만 일반적으로 nwell 을 만들기 위해서는 nwell 을 만들기 위한 곳을..

Inverter 를 설계함에 있어서 inverter size를 어느정도로 해야할지에 대해 고민해본 적이 있을 겁니다. 보통 간단한 inverter simulation을 그려 시뮬레이션을 하게 되면 load cap 을 얼마를 달으냐에 따라 inverter 의 speed 와 switching power가 달라지는 것을 관찰할 수 있을 것입니다. 여기서 우리는 inverter 를 설계할 때 speed를 중점적으로 볼 것인지 아니면 switching power 를 중점적으로 볼 것인지 생각해볼 수 있습니다. 일반적으로 inverter switching power의 경우에는 load cap을 logical 0에서 logical 1로 충전하는 데 필요한 power 입니다. 여기서는 0V 에서 VDD 까지 충전하는 ..

Amplifier를 설계할 때 가장 많이 사용하는 방식은 바로 common source stage입니다. 어떤 application을 사용하냐에 따라 다르긴 하지만 큰 gain을 얻을 수 있고 input impedance와 output impedance 가 큰 Common source stage는 많은 곳에서 유용한 방법이죠. 이러한 common source stage에서는 source degeneration을 많이 활용하게 됩니다. Source degneration이라고 하면 많이 들어서 익숙하지만 과연 어떤 장점이 있기 때문에 사용하는 걸까요? 우선 common source stage with source degeneration 을 설명하기 위한 간단한 회로 입니다. Rs 라는 저항을 mosfet과 ..

오늘은 다이오드에 대해 간단히 다뤄보겠습니다. 회로 설계 시에 대부분 Mosfet만 사용해서 schematic 을 꾸미고 simulation을 하지만, 실제 chip을 나가기 위해서는 diode와 pn junction 등 소자적 특성과 물리적 특성에 대한 이해도 필수입니다. 먼저 다이오드는 왼쪽과 같이 n형 반도체와 p형 반도체가 이어진 형태입니다. 각각이 어떤 형태여도 상관 없습니다. p 부분이 substrate일 수도 있고 n 부분이 N+일 수도 있습니다. 또한 p 부분이 P+고 n 부분이 N-well일 수도 있습니다. Hole이 더 많은 p형 type과 Electron이 더 많은 n형 type이 맞닿은 부분에는 pn junction이 필연적으로 생성되게 됩니다. 이런 다이오드는 오른쪽과 같이 Cat..

아날로그 유닛 하면 가장 중요한 블락 중 하나인 LDO에 대해 다뤄보겠습니다. LDO regulator 란 Low DropOut의 줄임말로, 말 그대로 낮은 입출력 전위차에도 동작하는 레귤레이터입니다. 일반적으로 회로 내에서는 여러 가지 타입의 supply 전압이 필요한데 필요한 전압을 전부 외부에서 공급해줄 수 없다보니 내부에서 필요한 supply voltage를 만들기 위한 회로입니다. 예를 들어, 5V의 supply 전압이 필요한 IC 칩이 있다고 가정해봅시다. 하지만 칩 내부에는 3V의 전원을 필요로 하는 회로가 있습니다. 이 때 우리는 외부에서 3V의 전압을 직접 공급해줄 수도 있지만, 그렇게 하면 3V 전원 공급을 위한 또 다른 pad가 필요하기 때문에 비효율적입니다. 따라서 내부에서 5V를 ..

Latch-up은 회로 공부를 시작한지 얼마 안 된 분께는 익숙치 않은 주제입니다. 하지만 회로 설계를 하고 직접 layout을 그려 Tape-out을 나가본 회로 전공자들에게는 꽤나 익숙한 단어이죠. 특히 회로 설계할 때는 크게 신경을 쓰지 않지만 DRC나 LVS를 잡는 경우에 이 Latch-up 관련 이슈들이 꽤나 신경 쓰입니다. 저번 글에서 쓴 Antenna effect 와 마찬가지죠. 그럼 Latch-up 이란 무엇일까요? Latch up 이란 Layout 상의 이슈로 인해 Body와 Nplus 그리고 N-well과 Pplus 사이에 생기는 p-n junction과 Resistance 에 의해 생기는 현상입니다. 위 사진에서 보면 P-sub에서는 Nplus와 psub 그리고 N-well 사이에 B..

회로를 실제로 설계할 때 Antenna 라는 단어에 대해 몇 번 들어보셨을 겁니다. 특히 Tape-out 을 나가기 위해 layout을 그리고 DRC를 보다보면 Antenna effect 에 관한 항목이 많이 나오게 됩니다. 과연 Antenna는 무엇일까요? 먼저 Antenna하면 가장 많이 떠오르는 것들이 이런 Transmitter나 Receiver일텐데요, Signal을 공기 중으로 쏴서 받는 이런 Antenna는 물론 중요하지만 통신쪽 분들이 설계하고 스펙을 정하는 것일 뿐 저희는 들어온 Signal을 다루기만 합니다. 따라서 별로 관심사가 아니죠. Antenna effect를 다루기 위해서는 먼저 Layout에 대해 짚고 넘어가야 합니다. 먼저 아주 작은 Mosfet 하나가 이렇게 Metal 1에..

회로 해석을 하는 데 있어서 한 개의 작은 블락은 대신호 모델에서 small signal parameter를 구하는 방법으로 해석할 수 있습니다. 하지만 Transmitter 나 Receiver 그리고 다른 여러 개의 블락이 합쳐진 회로에서는 일일이 하나의 소신호를 구할 수 없습니다. 각 블락의 gain 과 dynamic range 등을 파악하고 이를 제어공학에서 배운 방법을 통해 해석합니다. 하지만 이 제어공학의 전제에는 아주 중요한 전제가 깔려있는데요, 그것은 바로 각 블락이 linear하다는 전제입니다. 그렇다면 Linear하다는 것은 무슨 뜻일까요? 어떤 시스템이 linear 하다는 것은 input 에 따라 output 이 linear 하게 변하는 것을 의미합니다. (a) model 을 보면 in..

오늘은 회로의 가장 기본이 되는 Voltage divider 를 설계해보겠습니다. Voltage divider는 내용 자체는 전혀 어렵지 않은 단순히 저항을 2개 직렬 연결한 것입니다. LTspice를 처음 써보면 Hspice를 쓰던 분은 쉽게 적응할 수 있을지 몰라도 cadence사의 virtuoso를 사용하던 분들은 다소 UI에 적응하기 힘들 것입니다. 하지만 한 번 익숙해지면 쉬운 tool이므로 오늘은 같이 연습해보는 시간을 갖도록 하겠습니다. 완전 기본부터 가르쳐드리니 간단하게 따라할 수 있습니다. 먼저 LTspice 프로그램을 켜줍니다. 그러면 위에 보이는 것처럼 화백이 그린 듯한 배경이 나오는데 여기서 마우스 오른쪽 클릭을 해준 뒤 New schematic (Ctrl+N)을 클릭해줍니다. 이런..

최근에 읽었던 책에서 본 내용인데 사람은 어느 학습 방식에 최적화되어있냐에 따라 종류가 나뉜다고 합니다. 저의 경우에는 무엇보다도 직접 경험하는 방식을 통해 무언가를 배우는 게 가장 편합니다. 회로 설계도 마찬가지입니다. 아무리 전공 서적을 많이 읽었다고 하더라도 직접 설계하면서 생기는 문제들에 직면하고 이를 해결하지 않으면 설계 실력이 늘 수 없습니다. 회로 설계를 해보기 위해 먼저 Tool인 LTspice 부터 소개해드리겠습니다. 리눅스 환경이나 Virtuoso를 따로 다운받을 필요 없이 아주 간단하고 용량 작은 프로그램만 가입하면 회로 설계를 해볼 수 있습니다. 아래는 다운로드 링크입니다. https://www.analog.com/en/design-center/design-tools-and-calc..