회로의 dynamic range : Circuit dynamic range

 

 

회로를 공부하다 보면, dynamic range 의 개념이 종종 나오는 것을 볼 수 있습니다. 전공 지식만 배우고 시험만 보기 위해서는 dynamic range 를 고려 안 하는 경우가 많지만, 직접 회로를 설계하거나 특히 시스템을 설계할 때는 dynamic range 에 대한 이해가 필수적입니다. Dynamic range 를 고려하지 않고 회로를 설계하기는 매우매우 쉬우며, 이렇게 설계된 회로는 실제 동작에서 제대로 동작하지 않을 가능성이 매우 높습니다.

 

 

회로에서 Dynamic range 를 말하면 input dynammic range 가 될수돠, output dynamic range 가 될 수도 있지만, Input dynamic range 를 더 많이 사용하기 때문에 해당 의미에 국한해서 설명해보겠습니다.

 

먼저 Dynamic range 의 정의에 대해 알아보면 동적 영역을 뜻합니다. PCB 에 들어가는 회로를 구입해보면 (ex. Amplifier) 위와 같이 input range 에 대한 정의가 되어 있습니다. Common mode voltage 0.5V 를 기준으로 dynamic range 는 0.3~0.7V 이런 식으로 회로의 spec 이 정의되어 있죠. 이렇게 Common mode level 을 기준으로 회로의 input 하한선과 상한선이 회로의 dynamic range 로 정의됩니다. 이러한 common mode level 과 dynamic range 를 지켜서 회로를 사용해야, 회로가 보장하는 spec 의 성능을 사용할 수 있습니다. 여기서 회로가 보장하는 spec 으로는 회로의 gain, linearity 등이 있을 수 있죠. 

 

그렇다면 회로의 dynamic range 를 벗어난 더 큰 전압 range 로 회로를 사용하게 되면 어떻게 될까요?

 

욕심을 부려 회로가 보장하는 dynamic range 보다 더 큰 input range 를 사용할 경우 여러가지 문제가 발생할 수 있습니다. 아래와 같은 경우를 생각해보죠.

 

회로의 input dynamic range 는 빨간색으로 표시된 범위입니다. 하지만 사용자가 강제로 range 보다 더 큰 sine wave 를 input 으로 넣어주었죠. 이렇게 되면 회로는 아예 동작을 하지 못할까요? 정답은 동작은 어느정도 한다입니다. 실제로 input dynamic range 보다 더 큰 input 을 주게 되어도 회로는 어느 정도 감당을 하고 동작을 하게 되죠. 다만 여러가지 사소한 문제들이 생길 수 있습니다. 그 예로는 signal limiting 이 있을 수 있습니다.

 

 

위에 있는 그림과 같이 system 이 정해놓은 input dynamic range 안의 신호가 들어오게 된다면, 신호는 정해진 spec 대로 signal 을 amplify 합니다. 하지만 아래와 같이 input dynamic range 보다 더 큰 신호가 들어오게 된다면 output 에서 limiter 처럼 동작해 특정 전압 이상과 이하에 대해 output signal 이 제한되게 됩니다.

 

이 외에도 linearity 가 깨진다거나, ADC 의 경우 q-noise 가 더 올라온다거나 (sndr 이 안 좋아짐) 등의 결과가 발생할 수 있습니다.

 

.

.

.

.

.

 

마지막 보너스로 common mode level 이 정의된 회로의 경우, common mode level 을 벗어나 회로를 동작하게 되는 경우를 살펴봅시다. common mode 전압이 spec 에서 정해진 전압에서 크게 벗어날 경우 회로의 small signal model 이 달라지게 됩니다. 그렇게 되면 설계자가 의도한 대로 system 이 작동 안 할 수 있죠. 물론 설계자가 어느정도 이것을 고려해서 설계하게 되지만, spec 을 벗어나서 common mode 전압이 잡힐 경우, 해당 회로의 성능이 저하되는 것을 예상해볼 수 있습니다. 이 때 가장 흔하게 발생하는 거는 input dynamic range 가 작아지는 거죠. 이상입니다.