Circuit technique - Power gating

 

회로를 설계할 때 power 를 적게 소모하는 회로를 설계하는 것은 중요합니다.

대부분의 FoM 에 power 가 들어가있고 실제 시스템에서 칩을 사용할 때도 power 를 너무 많이 쓰면

온도가 높아져, 성능을 저하시키기 때문에 Low power 는 중요합니다.

 

오늘은 Low power 를 위한 technique 중 하나인 power gating 에 대해 다뤄보겠습니다.

 

 

Power gating 이란?

 

일반적으로 아날로그 블락들은 input 이 들어오는 앞단에만 동작하는데요.

오랫동안 input 이 들어오지 않는 상황에서도 amp 들은 current 를 흘리게 됩니다.

이 때문에 power 소모가 항상 있게 되고 이로 인해 power performance 가 저하됩니다.

Power gating 이란 특정 block 에 가해지는 power 를 차단하여 해당 block 에서 소모하는 전류를 줄이는 기술입니다.

 

 

Power gating 을 하는 방법

Power gating 을 사용하는 방식은 위와 같습니다.

Block 의 VDD 혹은 VSS 에 control 신호를 받는 PMOS 혹은 NMOS switch 를 달아주는 거죠.

이렇게 되면 Gate control 이 꺼져 있을 때는 power source 가 차단되기 때문에 current 가 흐르지 않게 됩니다.

 

 

Power gating 의 단점

 

하지만 이러한 power gating technique 에는 단점이 있습니다.

바로 PMOS/NMOS switch 를 아무리 크게 설계하더라도 Virtual VDD가 실제 VDD 보다 더 작다는 사실이죠. 

더 작은 VDD 는 회로 성능 저하로 연결되기 때문에, 기존보다 회로 성능은 떨어질 수 밖에 없습니다.

(회로 linearity, gain 등)

따라서 회로 성능이 극한으로 필요한 곳에서는 사용하기 힘든 방법입니다.

또한 회로가 동작할 것을 미리 알아서 control signal 을 만드는 logic 이 필요한 점도 단점이죠.

 

 

이상입니다.