Noise 란 회로에서 여러가지 이유로 발생하는 unwanted signal 입니다. 주변 signal 에 의한 interference, 이유 모를 white noise 등이 있을 수 있죠. 이러한 noise 때문에 회로에서는 minimum signal level 이 존재합니다. 만약 아무 noise 가 없다면 단 수 uV만으로 signal 을 보내 power 소모를 최소화할 수 있을 겁니다. 하지만 실제로 수 uV의 amplitude를 가진 signal 이 있다면 noise amplitude 와 구분이 되지 않아 유의미하게 전달하는 것이 불가능하죠. Amplifier로 signal 을 amplify 해서 보낼 수 있다고 생각할수도 있지만, amplifier는 signal 뿐만 아니라 noise 까지 a..

원하는 목적과 스펙에 맞게 회로 schematic 을 꾸미고 시뮬레이션을 하면 꽤나 어렵지 않게 스펙을 맞출 수 있습니다. 하지만 우리가 원하는 것은 컴퓨터나 리눅스 버츄어소 창에서의 시뮬레이션 결과가 아닌 실제 회로를 그리고 fab out 되어 나온 실물 칩에서 나온 전기적 신호입니다. 그렇기 때문에 단순 시뮬레이션 상에서 고려하기 힘든 여러가지 physical effect 를 고려해야합니다. 그 중 오늘은 Crosstalk 와 Ground bounce 에 대해 알아보겠습니다. Physical effect : Crosstalk 먼저 Crosstalk 에 대해 보죠. Crosstalk 는 사실 많은 분들이 익숙한 개념은 아닙니다. 이 용어가 익숙하신 분들은 High-speed 회로를 다룬다던가, Wire..

MOSFET 이나 amplifier, 회로 분석을 할 때 small-signal model을 그려 분석하는 경우가 많습니다. small-signal model은 회로 분석을 할 때 아주 강력한 도구죠. 사실 small-signal을 완벽히 이해하기 위해서는 linear 영역에 대해 이해를 하고 있어야 합니다. 먼저 small signal model에서 ac ground 에 대해 다뤄보겠습니다. Small signal model 에서 ground 표시가 된 부분은 모두 ac ground 입니다. 여기서 ac ground의 의미는 ac 적으로 어떠한 signal 도 움직이지 않는다는 의미로, 오직 dc 성분만 갖고있다고 가정하는 겁니다. ac 성분이 없기 때문에 ac 성분만 분석하는 small signal ..

어느 공정의 mosfet을 사용하든 공정이 갖는 한계가 존재합니다. 공정에 따른 한계가 존재하지 않는다면 지금처럼 수조원의 돈을 투자해서 나노 공정을 개발할 필요가 없겠죠. 공정에 정해진 한계 중 오늘 다뤄볼 것은 Mosfet의 스피드입니다. 먼저 왜 mosfet의 speed 에 한계가 생기는지 보겠습니다. MOSFET 에는 공정상의 이유로 Gate, drain, source 각각에 parasitic capacitance 가 존재하게 됩니다. DC 적으로 봤을 때는 이러한 parastic capacitance 는 어떠한 영향도 없습니다. 하지만 AC 적으로는 영향을 끼치게 되고 주파수가 높아질수록 그 영향이 더 치명적으로 변합니다. 높은 주파수에서 Cap은 일종의 저항 역할을 하여 우리가 원치 않은 cu..

오늘은 MOSFET의 설계에서 실제 반도체로 찍어졌을 때 고려해야하는 효과들에 대해 알아보겠습니다. 이러한 효과들은 회로 시뮬레이션 결과로는 나오지 않는 것들이기 때문에 꼭 알아내서 설계를 해야 미연에 문제들을 방지할 수 있습니다. 이러한 효과들을 무시하고 설계하고 레이아웃을 그리는 것은 지난 우리 선배들의 실수를 무시하고 똑같이 반복하겠다는(?) 매우 안 좋은 생각이지요 먼저 Well proximity effect 입니다. 실제로는 어떤 공정을 이용하는 지에 따라 well 과 oxide metal 을 만드는 순서가 다릅니다. Etch 와 Photo 의 순서는 실제로 어느 파운드리 공정을 이용하느냐에 따라 그 순서가 다르죠. 하지만 일반적으로 nwell 을 만들기 위해서는 nwell 을 만들기 위한 곳을..

Inverter 를 설계함에 있어서 inverter size를 어느정도로 해야할지에 대해 고민해본 적이 있을 겁니다. 보통 간단한 inverter simulation을 그려 시뮬레이션을 하게 되면 load cap 을 얼마를 달으냐에 따라 inverter 의 speed 와 switching power가 달라지는 것을 관찰할 수 있을 것입니다. 여기서 우리는 inverter 를 설계할 때 speed를 중점적으로 볼 것인지 아니면 switching power 를 중점적으로 볼 것인지 생각해볼 수 있습니다. 일반적으로 inverter switching power의 경우에는 load cap을 logical 0에서 logical 1로 충전하는 데 필요한 power 입니다. 여기서는 0V 에서 VDD 까지 충전하는 ..

Amplifier를 설계할 때 가장 많이 사용하는 방식은 바로 common source stage입니다. 어떤 application을 사용하냐에 따라 다르긴 하지만 큰 gain을 얻을 수 있고 input impedance와 output impedance 가 큰 Common source stage는 많은 곳에서 유용한 방법이죠. 이러한 common source stage에서는 source degeneration을 많이 활용하게 됩니다. Source degneration이라고 하면 많이 들어서 익숙하지만 과연 어떤 장점이 있기 때문에 사용하는 걸까요? 우선 common source stage with source degeneration 을 설명하기 위한 간단한 회로 입니다. Rs 라는 저항을 mosfet과 ..

오늘은 다이오드에 대해 간단히 다뤄보겠습니다. 회로 설계 시에 대부분 Mosfet만 사용해서 schematic 을 꾸미고 simulation을 하지만, 실제 chip을 나가기 위해서는 diode와 pn junction 등 소자적 특성과 물리적 특성에 대한 이해도 필수입니다. 먼저 다이오드는 왼쪽과 같이 n형 반도체와 p형 반도체가 이어진 형태입니다. 각각이 어떤 형태여도 상관 없습니다. p 부분이 substrate일 수도 있고 n 부분이 N+일 수도 있습니다. 또한 p 부분이 P+고 n 부분이 N-well일 수도 있습니다. Hole이 더 많은 p형 type과 Electron이 더 많은 n형 type이 맞닿은 부분에는 pn junction이 필연적으로 생성되게 됩니다. 이런 다이오드는 오른쪽과 같이 Cat..

아날로그 유닛 하면 가장 중요한 블락 중 하나인 LDO에 대해 다뤄보겠습니다. LDO regulator 란 Low DropOut의 줄임말로, 말 그대로 낮은 입출력 전위차에도 동작하는 레귤레이터입니다. 일반적으로 회로 내에서는 여러 가지 타입의 supply 전압이 필요한데 필요한 전압을 전부 외부에서 공급해줄 수 없다보니 내부에서 필요한 supply voltage를 만들기 위한 회로입니다. 예를 들어, 5V의 supply 전압이 필요한 IC 칩이 있다고 가정해봅시다. 하지만 칩 내부에는 3V의 전원을 필요로 하는 회로가 있습니다. 이 때 우리는 외부에서 3V의 전압을 직접 공급해줄 수도 있지만, 그렇게 하면 3V 전원 공급을 위한 또 다른 pad가 필요하기 때문에 비효율적입니다. 따라서 내부에서 5V를 ..

Latch-up은 회로 공부를 시작한지 얼마 안 된 분께는 익숙치 않은 주제입니다. 하지만 회로 설계를 하고 직접 layout을 그려 Tape-out을 나가본 회로 전공자들에게는 꽤나 익숙한 단어이죠. 특히 회로 설계할 때는 크게 신경을 쓰지 않지만 DRC나 LVS를 잡는 경우에 이 Latch-up 관련 이슈들이 꽤나 신경 쓰입니다. 저번 글에서 쓴 Antenna effect 와 마찬가지죠. 그럼 Latch-up 이란 무엇일까요? Latch up 이란 Layout 상의 이슈로 인해 Body와 Nplus 그리고 N-well과 Pplus 사이에 생기는 p-n junction과 Resistance 에 의해 생기는 현상입니다. 위 사진에서 보면 P-sub에서는 Nplus와 psub 그리고 N-well 사이에 B..